Verilog语言中按位取反和逻辑取反的区别

Verilog语言中按位取反和逻辑取反"~"和"!"的区别

1、~为按位取反，如：~11110 = 00001

2、！为逻辑取反，如：!0 = 1 ; !1 = 0 ;

版权声明：本文为wkonghua原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接和本声明。