项目中遇到过很多次ZCU器件添加观测核报这个错误，测试发现这种情况比较容易出现在
JESD这类接口调试过程中，也即外部时钟芯片输出的时钟给PL端的ILA观测时出现
这种错误很多都是由于实际情况的确没有时钟的情况下，排除这个情况再就是时钟太低，不能满足是JTAG速率的2,5倍
但是实际验证发现不是以上两个问题，最后发现是由于 时钟进来直接进入了BUFG，但是由于LVDS的时钟没有添加差分匹配约束导致，遇到同样问题的同学可自行检查下。
版权声明：本文为jingjiankai5228原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接和本声明。