最近进行了DSP考试，老师提供了包含几十余道题目的题库，对题库进行了整理，记录一下。希望能帮到有需要的人。照片中的部分代码存在错误，大家慎重参考。
1 DSP厂商及开发软件名称，需要包含ADI、TI、魂芯
TI（美国德州仪器公司） 开发软件为Code Composer StudioTM(CCStudio)，是一款适用于TI DSP、微控制器以及应用处理器的基于Eclipse的集成开发环境
ADI(美国模拟器件公司) VisualDSP++ 5.1，用于Blackfin、SHARC和TigerSHARC处理器的VisualDSP++是一种易于安装、易于使用的集成软件开发与调试环境(IDDE)，支持通过单一界面高效管理项目的全过程
魂芯I DSP(中国电子科技集团公司第三十八研究所) Efficient Coding Studio(ECS)是专门面向“魂芯”系列处理器的统一软件开发平台，它集成了面向“魂芯”处理器的高级语言编译系统、调试系统、操作系统、通信中间件、软件模拟器、高性能函数库等软件组件。
2 芯片温度级别的划分
1.商业级 0-70℃
2.工业级 -40-85℃
3.汽车级 -40-125℃
4.军用级 -55-125℃
3 DSP 的电源设计方案
注意金属屏蔽外壳、模拟数字共地、单点接地。
4 模拟与数字地及信号相互传输方法
5 DSp的接口特性，例如LVDS ECL
LVDS即低电压差分信号，又称RS644总线接口。其输入阻抗大，具有高速、超低功耗、低噪声和低成本的优良特性；低电流驱动使之可实现高速传输。相对较慢的边缘速率和差分传输模式，使其信号噪声和EMI(电磁干扰)都大为减少，具有较强的抗干扰能力。
ECL即射极耦合逻辑，是带有射随输出结构的典型输入输出接口电路。其最大特点是基本门电路工作在非饱和状态，因此ECL又称非饱和性逻辑。其最大优点是具有相当高的速度，逻辑摆幅小，具有高开关速度。输入阻抗大、输出阻抗小、驱动能力强、信号检测能力高、差分输出、抗共模干扰能力强，但功耗大。
CML即电流模式逻辑，输入电流驱动，适用于高速应用。支持直接耦合或AC耦合，内部三极管工作在非饱和状态，逻辑反转支持快速率。
6 DSP 代码的编程注释要求
DSP程序在编写时一般要求注释行要达到总行数的（20）%以上。
7 软件工程化文档的组成，规格说明
软件工程化文档包括可行性研究报告、项目开发计划、软件需求说明(软件规格说明)、数据要求说明、详细设计说明、测试计划、测试分析报告、操作手册、进度报告和项目开发总结报告。
软件规格说明具体又包括功能规格说明、性能规格说明、接口规格说明、设计规格说明(类似详细设计说明，包括算法、控制逻辑、数据结构、模块接口关系和输入输出模式等)
软件任务书：由任务委托方提出，包括软件开发有关的指标、参数、进度、质量要求等内容
软件需求分析：软件需求分析解决系统或用户“做什么”的问题。在软件需求分析阶段的研制任务是全面确定被研制软件的运行、功能、性能等全部需求。
软件概要设计，着手解决“怎么做”的问题。根据软件需求规格说明，建立软件的总统结构和部件间的关系，定义各部件的数据接口、控制接口，设计全局数据库和数据结构，开展软件部件测试的计划、设计工作。以软件需求规格说明为参考。
软件详细设计：设计包括算法和内部数据结构在内的内部细节，为编写程序提供必要说明。
编码和单元测试。
8 谈谈你对软件工程化的认识
文档是很多系统开发过程的基础，只有编写正确、完善的文档，才能顺利的进行系统开发。高质量的文档编写是百利而无一害的，在今后的开发过程中也应引起足够的重视。
9 概念解释
MIPS:百万条指令/秒，其中每个指令可执行多个操作
MOPS:百万次操作/秒
MFLOPS:百万次浮点操作/秒
SISD 单指令单数据。每个指令部件每次仅译码一条指令，而且在执行时仅为操作部件提供一份数据。单指令单数据（SISD）的CPU对加法指令译码后，执行部件先访问内存，取得第一个操作数；之后再一次访问内存，取得第二个操作数；随后才能进行求和运算。
SIMD型CPU中，指令译码后几个执行部件同时访问内存，一次性获得所有操作数进行运算。这个特点使得SIMD特别适合于多媒体应用等数据密集型运算。
MISD 具有n个处理单元，按n条不同指令的要求对同一数据流及其中间结果进行不同的处理。
SIMULATION是指用软件去模拟某个系统的功能，并不要求实现该系统的内部细节，只要在同样的输入下，软件的输出和所模拟系统的输出一致就可以了
EMULATION 是指用软件去模拟出某个系统中各个部件的组成，真实地模拟出系统的运行机制。这就要求软件的作者需要非常了解所模拟系统的内部结构，能够利用各种数据结构实现出各个部件的模型。
流水线（pipeline）技术是指在程序执行时多条指令重叠进行操作的一种准并行处理实现技术。在CPU中由5—6个不同功能的电路单元组成一条指令处理流水线，然后将一条指令分成5—6步后再由这些电路单元分别执行，这样就能实现在一个CPU时钟周期完成一条指令，因此提高CPU的运算速度。
10 DSP的Harvard架构和冯诺依曼架构
哈佛结构是一种将程序指令存储和数据存储分开存储器结构。每个存储器独立编址、独立访问。
冯诺依曼结构程序存储和数据存储合并在一起，取指令操作和取数据操作共用一条总线。
11 DSP的EMULATION开发连接框图
12 DSP程序的基本框架
13 DSP时钟设计方案和注意事项
14 DSP复位设计方案
15 AD瞬时动态
瞬时动态可以看作AD的有效位数。计算公式 dB = N * 6.02 + 1.76。计算时去掉符号位和噪声位。
16 DSP中断方式和程序编写
17 微弱信号如何放大，例如光APD
使用跨阻放大器。
18 AC/DC耦合区别
交流耦合(AC Coupling)就是通过隔直电容耦合，去掉了直流分量
直流耦合(DC Coupling)就是直流、交流一起过，并不是去掉了交流分量。直流耦合就是直接的导线连接，包括通过像电阻之类的线性元件的连接。
19 DMA读取外部数据方案与程序
IRQO中断——设DMA参数——启动DMA——DMA中断——数据中断。
21 DSP进行异步串口扩展的方法和程序编写
22 DSP的并行连接方式：共享总线式和链路式
25 FPGA进行数字下变频的方案框架
NCO是混频器，其目标是产生一个理想的正弦和余弦波采样，为混频提供所需要的正交信号。CIC是积分梳状滤波器，是在高速抽取或者插值系统中经常使用的滤波器。CIC滤波器完成了低通滤波和抽取功能。在CIC滤波器后面还要加上FIR滤波器，进一步进行基带的低通滤波，实现对整个信道的整合。
26 FPGA进行脉冲压缩的方案
脉冲压缩在时域上可以看成输入信号与滤波器的响应进行卷积运算。在频域上先对输入信号做FFT，然后与滤波器响应的FT相乘，再对结果做IFFT。在FPGA中采用基于Cooley-Tuchey FFT算法的基4频域抽取来实现快速傅里叶变换。FPGA提供了具有FFT功能的IPcore——FFT v13.0。
信号经过FFT变换之后，与提前存入ROM中的匹配滤波器系数进行复数乘法。FPGA提供了功能强大的复数乘法IPcore——ALTMULT_COMPLEX。
27 高速AD设计的方案框图和注意事项
30 RAM包含哪几种类型
根据存储单元的工作原理不同，可分为静态RAM(SRAM)和动态RAM(DRAM)。
静态随机存取存储器，是指这种存储器只要保持通电，里面储存的数据就可以恒常保持。电力供应停止时，SRAM储存的数据还是会消失。DRAM（Dynamic Random Access Memory)每隔一段时间，要刷新充电一次，否则内部的数据即会消失，因此SRAM具有较高的性能，读取速度快，但是SRAM也有它的缺点，即它的集成度较低，功耗较DRAM大。相同容量的DRAM内存可以设计为较小的体积，但是SRAM却需要很大的体积。同样面积的硅片可以做出更大容量的DRAM，因此SRAM显得更贵。
DRAM包括DDR3 SDRAM /DDR4 SDRAM等
31 FLASH存储器包含几种类型
FLASH闪存 闪存的英文名称是Flash Memory，一般简称为Flash，它属于内存器件的一种，是一种不挥发性（ Non-Volatile ）内存。闪存在没有电流供应的条件下也能够长久地保持数据，其存储特性相当于硬盘。
分为NOR和NAND Flash存储器。
将NOR闪存分成大小为128KB或者64KB的逻辑块；NAND闪存的块比较小，一般是8KB，然后每块又分成页，页的大小一般是512字节。要修改NAND芯片中一个字节，必须重写整个数据块。
NOR闪存是随机存储介质，用于数据量较小的场合；NAND闪存是连续存储介质，适合存放大的数据。
NOR地址线和数据线分开；它的传输效率很高，可执行程序可以在芯片内执行。NAND共用地址和数据总线，需要额外联结一些控制的输入输出，所以直接将NAND芯片做启动芯片比较难。NAND闪存芯片因为共用地址和数据总线的原因，不允许对一个字节甚至一个块进行的数据清空，只能对一个固定大小的区域进行清零操作；而NOR芯片可以对字进行操作。