| 名称 | 全称 | 详解 |
|---|---|---|
| I2C | Inter－Integrated Circuit：内部集成电路总线 | 由SCL、SDA两根线连接，半双工同步串行总线； 空闲时：SDA、SCL都是高电平； 开始传输：SCL高电平时，SDA下降沿触发开始传输； 结束传输：SCL高电平时，SDA上升沿触发结束传输； 传输数据：SCL低电平时，SDA变换高低电平，SCL变换为高电平时传输1Bit数据； 主从模式：传输由Master发起，Slave有唯一地址，每次传输先传地址，地址对应的Slave响应Master，地址的最后一个Bit表示Master的读或写操作，0写，1读； 传输应答：传输完一个字节后，Slave将拉低SDA，给Master传一个ACK信号，此为一个字节真正传输完成； |
| SPI | Serial Peripheral interface：串行外围接口（标准SPI） | 由CS、CLK、MOSI、MISO四根线组成，是一种高速的，全双工，同步串行通信总线。 缺点：没有流控制、没有应答机制，所以可靠性有缺陷； 特点：高速、同步、全双工、非差分、总线式、主从机通信模式； 4种通信模式：通过时钟极性（CPOL）和时钟相位（CPHA）分为4种通信模式； CPOL：时钟极性，用来配置CLK在空闲状态时是高电平还是低电平； CPOL=0：空闲时CLK为低电平； CPOL=1：空闲时CLK为高电平； CPHA：时钟相位，用来配置Master读写操作对应的CLK时钟边沿； CPHA=0：CLK时钟前沿读数据，CLK时钟后沿写数据； CPHA=1：CLK时钟后沿读数据，CLK时钟前沿写数据； |
| DSPI | Dual SPI：4线SPI | SPI半双工工作时，将MOSI和MISO同时作为输入或输出（SIO0、SIO1），就可以同时传输2bit数据，以增加传输速率； |
| QSPI | Quad SPI：6线SPI | 同样的，再扩展两根IO线（SIO2、SIO3），就可以同时传输4bit数据，就是QSPI； DSPI和QSPI只在SPI Flash等特殊外设使用； |
| UART | Universal Asynchronous Receiver/Transmitter：通用异步收发器 |  由TX、RX两根线连接（共地为前提），全双工传输； 建立传输数据前必须约定好数据传输速率以及传输格式； 空闲：无数据传输时，TX和RX为高电平； 起始位：固定占1bit=0，表示传输开始； 数据位：占5~9bit可设置； 校验位：占0~1bit，设置无校验时，则没有该bit，除此之外可设置： odd parity：奇校验，数据位中1的数目是奇数，则校验位=0，数据位中1的数据是偶数，则校验位=1； even parity：偶校验，数据位中1的数目是奇数，则校验位=1，数据位中1的数据是偶数，则校验位=0； mark parity：标记校验，校验位始终为1； space parity：空校验，校验位始终为0； 停止位：占1~2bit，可以是1bit、1.5bit、2bit的高电平； 波特率：用来设置数据传输速率； |
| SDIO | Secure Digital Input and Output：安全数字输入输出 | 有三种工作模式：SPI模式、1Bit模式、4Bit模式； 主从工作模式，所有通信都由Host端发出命令开始； Command：由Host发给Device，用于开始传输，通过CMD信号线传输； Response：由Device发给Host，作为Command的回应，也是通过CMD信号线传输； Data：双向传送，通过Data0~Data3信号线传输； 读数据：首先Host向Device发Command，然后Device返回Response，紧接着Device会将数据放在Data0~Data3数据线上，再传送数据同时会跟随着CRC校验码，当整个读数据传送完，Host会再发Command通知Device读操作完毕，Device最后返回Response结束； 写数据：首先Host向Device发Command，然后Device返回Response，紧接着Host会将数据放在Data0~Data3数据线上，再传送数据的同时会跟随着CRC检验码，当真个写数据传送完，Host会再发Command通知Device读操作完毕，Device最后返回Response结束； |
| I2S | Inter—IC Sound：集成电路内置音频总线 | 主从模式工作，主要由SCLK、LRCK、SDATA三根信号线，部分设备需要提供MCLK作为从机主时钟； SCLK：也叫BCLK，位时钟，SCLK = 2 x 采样频率 x 采样位深； LRCK：帧时钟，高低电平分别代表此时SDATA数据线上是左声道数据还是右声道数据，LRCK = 采样频率； SDATA：数字音频数据，可以设置MSB或LSB，也可以设置左对齐或右对齐； |
版权声明：本文为xiaocaohuyang原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接和本声明。