可以发现此处已经将clk_p.rate修改为pclk了，默认值为0。
调用函数s3c2410_baseclk_add()注册外设时钟的过程和
注册总线时钟的过程类似，也是将各个定义好的外设时钟如：
structclk init_clocks_off[] ={ {
... ...
}，{ .name ="i2c",
.id = -1,
.parent = &clk_p,
.enable = s3c2410_clkcon_enable,
.ctrlbit = S3C2410_CLKCON_IIC,
}，{
... ...
}
}
注册到系统时钟链上，此处需要留意的是i2c时钟的parent时钟为clk_p，后面会用到这个。
下面分析i2c部分有关时钟的初始化设置
i2c中设置时钟相关的部分通过函数s3c24xx_i2c_probe->s3c24xx_i2c_init->s3c24xx_i2c_clockrate来实现
staticints3c24xx_i2c_clockrate(structs3c24xx_i2c *i2c, unsignedint*got)
{
structs3c2410_platform_i2c *pdata = i2c->dev->platform_data;
unsignedlongclkin = clk_get_rate(i2c->clk);
unsignedintdivs, div1;
unsignedlongtarget_frequency;
u32 iiccon;
intfreq;
i2c->clkrate = clkin;
clkin /= 1000;/* clkin now in KHz */
dev_dbg(i2c->dev,"pdata desired frequency %lu\n", pdata->frequency);
printk("clkin = %d\n", clkin);
target_frequency = pdata->frequency ? pdata->frequency : 100000;
target_frequency /= 1000;/* Target frequency now in KHz */
freq = s3c24xx_i2c_calcdivisor(clkin, target_frequency, &div1, &divs);
... ...
}
注意此处的clk_get_rate函数
unsignedlongclk_get_rate(structclk *clk)
{
if(IS_ERR(clk))
return0;
if(clk->rate != 0)
returnclk->rate;
if(clk->ops != NULL && clk->ops->get_rate != NULL)
return(clk->ops->get_rate)(clk);
if(clk->parent != NULL)
returnclk_get_rate(clk->parent);
returnclk->rate;
}
由于i2c->clk中rate，ops都未初始化，所以转clk->parent执行。此处的parent就是clk_p时钟。
而，之前clk_p时钟在之前的初始化中已近被设置为pclk，默认情况下pclk即外设时钟频率为50M。
所以此处clkin数值为50000000。
相关阅读：
