@[TOC]全加器和行波进位加法器的延迟时间

全加器和行波进位加法器的延迟时间的理解

这是我第一次写博客，有写的不好的请指教。

• 延迟时间的本质是找最长的传输路径。

• 首先要知道，一级门（如与门，或门，与非门等等）为T，异或门3T。

• Si为3T+3T=6T；

• Ci+1为3T（异或门）+T（与非门）+T（与非门）=5T；

• 当n个全加器连成一个n位行波进位加法器时，AB都是同时输入的，3T的A⊕B是同时把n个都计算好了；每个进位C都是2T。

  故：ta = 3T+2nT+3T+3T。
  其中第一个3T完成所有的第一个异或门；2nT是完成所有的进位Ci(C1，C2,…,Cn)；第二个3T是全部的第二个异或门，求出所有的Si(S0,S1,S2,…,Sn-1)；最后一个是求是否溢出的异或门。
  最后得出：ta = (2n+9)T