前言

这篇文章主要讨论的是数字芯片验证领域，或者说仿真器仿真行为，这一范畴内的时序竞争与冒险。从关联性来讲，内容贴近这一篇博客：

https://blog.csdn.net/moon9999/article/details/102983963

不过因为最近又对这一内容有了更加深刻的领悟与认识，也意识到之前自己的理解是有一定误区的，所以希望借此记录，与大家分享。

本文的很大一部分内容来源自IEEE system verilog标准第四章“Scheduling semantics”，其余来自个人实验与其他相关资料。

真实时间与仿真时间

一般在功能仿真中，会涉及到两个时间观念：真实时间（或称之为CPU时间）与仿真时间。仿真时间很好理解，例如RTL电路中我们平时总说的第100个时钟周期、第1