cell delay可能为负值吗?

答案是肯定的,理论上可能存在cell delay为负值的情况。

当input transition足够大

load足够小

驱动足够大

便会出现如下图cell delay为负的情况

 

cb1f01c9cc15412a96c27e99d73db245.png

 

 


版权声明:本文为m0_61003348原创文章,遵循CC 4.0 BY-SA版权协议,转载请附上原文出处链接和本声明。