verilog语法（1）概念介绍术语介绍什么是硬件描述语言HDLVerilog HDL简介自顶向下设计抽象级不同抽象层次的描述Verilog代码基本结构模块测试Testbench逻辑综合综合网表视图总结版权声明：本文为weixin_43745611原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接和本声明。原文链接：https://blog.csdn.net/weixin_43745611/article/details/108813581
