W7500

预览

W7500
在这里插入图片描述
IOP4IoT W7500芯片是集成ARM Cortex-M0、128KB Flash和硬件TCP/IP内核的单芯片解决方案，适用于各种嵌入式应用平台，尤其是物联网。 TCP/IP 核心是经过市场验证的硬件 TCP/IP 堆栈，带有集成的以太网 MAC。 硬件 TCP/IP 堆栈支持 TCP、UDP、IPv4、ICMP、ARP、IGMP 和 PPPoE，已在各种应用中使用了 15 年以上。 W7500 最适合需要 Internet 连接的用户。

特征

  • ARM Cortex-M0
    • 48MHz maximum frequency
  • Hardwired TCP/IP Core
    • 8 Sockets
    • SRAM for socket: 32 KB
    • MII (Medium-Independent Interface)
  • Memories
    • Flash: 128 KB
    • SRAM: 16 KB
    • ROM for boot code: 6 KB
  • Clock, reset and supply management
    • POR (Power-On Reset)
    • Internal Voltage Regulator : 3.3V to 1.5V
    • 8-to-24MHz external crystal oscillator
    • Internal 8MHz RC Oscillator
    • PLL for CPU clock
  • ADC : 12bit, 8ch, 1Mbps
  • DMA
    • 6-channel DMA controller
    • Peripheral supported: UARTs, SPIs
  • GPIO
    • 53 I/Os (16 IO x 3ea, 5 IO x 1ea)
  • Debug mode
    • Serial Wire Debug (SWD)
  • Timer/PWM
    • 1 Watchdog (32-bit down-counter)
    • 4 Timers (32-bit or 16-bit down-counter)
    • 8 PWMs (32-bit counter/timers with programmable 6-bit prescaler)
  • Communication Interfaces
    • 3 UART (2 UARTs with FIFO and Flow Control, 1 simple UART)
    • 2 SPI
    • 2 I2C (Master/Slave, Fast-mode (400 kbps))
  • Crypto
    • 1 RNG (Random Number Generator): 32-bit random number
  • Package
    • 64 TQFP (7x7 mm)

细节

版权声明：本文为WIZnet_FAE原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接和本声明。