电路板级的EMC设计（3） PCB布线技术
文章目录
文档简介
应用文档从元件选择、电路设计和印制电路板的布线等几个方面讨论了电路板级的电磁兼容性（EMC）设计
本文从以下几个部分进行论述：
第一部分：电磁兼容性的概述
第二部分：元件选择和电路设计技术
第三部分：印制电路板的布线技术
第三部分：印制电路板的布线技术
除了元器件的选择和电路设计之外，良好的印制电路板（PCB）布线在电磁兼容性中 也是一个非常重要的因素。既然PCB是系统的固有成分，在PCB布线中增强电磁兼容性不会给产品的最终完成带来附加费用。
有一点需要注意，PCB布线没有严格的规定，也没有能覆盖所有PCB布线的专门的规则。大多数PCB布线受限于板子的大小和铜板的层数。一些布线技术可以应用于一种电路，却不能用于另外一种。这便主要依赖于布线工程师的经验。
然而还是有一些普遍的规则，下面的章节对其进行探讨。这些规则将作为普遍指导方针来对待。任何人都应记住一个拙劣的PCB布线能导致更多的电磁兼容问题，而不是消除这些问题，在很多例子中，就算加上滤波器和元器件也不能解决这些问题。到最后，不得不对整个板子重新布线。因此，在开始时养成良好的PCB布线习惯是最省钱的办法。
1.PCB基本特性
一个PCB的构成是在垂直叠层上使用了一系列的层压、走线和预浸处理。在多层PCB 中，设计者为了方便调试，会把信号线布在最外层。 PCB上的布线是有阻抗、电容和电感特性的。
阻抗：布线的阻抗是由铜和横切面面积的重量决定的。例如，1盎司铜则有0.49mΩ/单 位面积的阻抗。
电容：布线的电容是由绝缘体(EoEr)、电流到达的范围(A)以及走线间距(h)决定的。 用等式表达为C = EoErA/h，Eo是自由空间的介电常数(8.854pF/m)，Er是PCB基体的相 关介电常数(在FR4碾压中为4.7)
电感：布线的电感平均分布在布线中，大约为1nH/m。 对于1盎司铜线来说，在0.25mm (10mil)厚的FR4碾压情况下，位于地线层上方的0.5mm (20mil)宽，20mm (800mil)长的线能产生9.8mΩ的阻抗，20nH的电感以及与地之间 1.66pF的耦合电容。
将上述值与元器件的寄生效应相比，这些都是可以忽略不计的，但所有布线的总和可能会超出寄生效应。因此，设计者必须将这一点考虑进去。
下面便是PCB布线的普遍方针：
增大走线的间距以减少电容耦合的串扰；
平行的布电源线和地线以使PCB电容达到最佳；
将敏感的高频线布在远离高噪声电源线的地方；
加宽电源线和地线以减少电源线和地线的阻抗。
2.分割
分割是指用物理上的分割来减少不同类型线之间的耦合，尤其是通过电源线和地线。
图19给出了用分割技术将4个不同类型的电路分割开的例子。在地线面，非金属的沟用来隔离四个地线面。L和C作为板子上的每一部分的过滤器，减少不同电路电源面间的耦合 。高速数字电路由于其更高的瞬时功率需量而要求放在电源入口处。接口电路可能会需要 静电释放（ESD）和暂态抑制的器件或电路。对于L和C来说，最好使用不同值的L和C，而 不是用一个大的L和C，因为这样它便可以为不同的电路提供不同的滤波特性。
3.局部电源和IC间的去耦
局部去耦能够减少沿着电源干线的噪声传播。连接着电源输入口与PCB之间的大容量 旁路电容起着一个低频脉动滤波器的作用，同时作为一个电势贮存器以满足突发的功率需 求。此外，在每个IC的电源和地之间都应当有去耦电容，这些去耦电容应该尽可能的接近 引脚。这将有助于滤除IC的开关噪声。
4.基准面的射频电流
不管是对多层PCB的基准接地层还是单层PCB的地线，电流的路径总是从负载回到电 源。返回通路的阻抗越低，PCB的电磁兼容性能越好。由于流动在负载和电源之间的射频 电流的影响，长的返回通路将在彼此之间产生互耦。因此返回通路应当尽可能的短，环路 区域应当尽可能的小。
5.布线分离
布线分离的作用是将PCB同一层内相邻线路之间的串扰和噪声耦合最小化。 3W规范表明所有的信号（时钟，视频，音频，复位等等）都必须象图20所示那样，在 线与线，边沿到边沿间予以隔离。为了进一步的减小磁耦合，将基准地布放在关键信号附 近以隔离其他信号线上产生的耦合噪声。
6.保护与分流线路
在时钟电路中，局部去耦电容对于减少沿着电源干线的噪声传播有着非常重要的作用 。但是时钟线同样需要保护以免受其他电磁干扰源的干扰，否则，受扰时钟信号将在电路的其他地方引起问题。
设置分流和保护线路是对关键信号，比如对在一个充满噪声的环境中的系统时钟信号 进行隔离和保护的非常有效的方法。在图21中，PCB内的并联或者保护线路是沿着关键信号的线路布放。保护线路不仅隔离了由其他信号线上产生的耦合磁通，而且也将关键信号从与其他信号线的耦合中隔离开来。分流线路和保护线路之间的不同之处在于分流线路不必被端接（与地连接），但是保护线路的两端都必须连接到地。为了进一步的减少耦合，多层PCB中的保护线路可以每隔一段就加上到地的通路。
7.接地技术
接地技术既应用于多层PCB，也应用于单层PCB。接地技术的目标是最小化接地阻抗， 以此减少从电路返回到电源之间的接地回路的电势。
a)单层PCB的接地线
在单层（单面）PCB中，接地线的宽度应尽可能的宽，且至少应为1.5mm(60mil)。由于在单层PCB上无法实现星形布线，因此跳线和地线宽度的改变应当保持为最低的，否则将引起线路阻抗与电感的变化
b)双层PCB的接地线
在双层（双面）PCB中，对于数字电路优先使用地格栅/点阵布线，这种布线方式 可以减少接地阻抗，接地回路和信号环路。像在单层PCB中，地线和电源线的宽度最少应为1.5mm。
另外的一种布局是将接地层放在一边，信号和电源线放于另一边。在这种布置方式中将进一步减少接地回路和阻抗，去耦电容可以放置在距离IC供电线和接地层之间 尽可能近的地方。
c)保护环
保护环是一种可以将充满噪声的环境（比如射频电流）隔离在环外的接地技术， 这是因为在通常的操作中没有电流流过保护环（参见图22）。
d) PCB电容
在多层板上，由分离电源面和地面的绝缘薄层产生了PCB电容。在单层板上，电源线和地线的平行布放也将导致这种电容效应。PCB电容的一个优点是它具有非常高的频率响应和均匀的分布在整个面或整条线上的低串连电感。它等效于一个均匀分布在整个板上的去耦电容。没有任何一个单独的分立元件具有这个特性。
e)高速电路与低速电路
布放高速电路时应使其更接近接地面，而低速电路应使其接近电源面。
f)地的铜填充
在某些模拟电路中，没有用到的电路板区域是由一个大的接地面来覆盖，以此提供屏蔽和增加去耦能力。但是假如这片铜区是悬空的（比如它没有和地连接），那么它可能表现为一个天线，并将导致电磁兼容问题。
g)多层PCB中的接地面和电源面
在多层PCB中，推荐把电源面和接地面尽可能近的放置在相邻的层中，以便在整个板上产生一个大的PCB电容。速度最快的关键信号应当临近接地面的一边，非关键信号则布放为靠近电源面。图23给出了一个典型的多层板的布线。
h)电源要求
当电路需要不止一个电源供给时，采用接地将每个电源分离开。但是在单层PCB中多点接地是不可能的。一种解决方法是把从一个电源中引出的电源线和地线同其他的电源线和地线分隔开（如图24）。这同样有助于避免电源之间的噪声耦合。
8.布局布线技术
以下章节讨论关于PCB布线的一些规则。
a)过孔
过孔一般被使用在多层印制电路版中。当是高速信号时，过孔产生1到4nH的电感 和0.3到0.8pF的电容到路径。因此，当铺设高速信号通道时，过孔应该被保持到绝对 的最小。对于高速的并行线(例如地址和数据线)，如果层的改变是不可避免，应该确 保每根信号线的过孔数一样。
b) 45度角的路径
与过孔相似，直角的路径转动应该被避免，因为它在内部的边缘能产生集中的电场。该场能产生耦合到相邻路径的躁声，因此，当转动路径时全部的直角路径应该采用45度的。图25是45度路径的一般规则。
c)短截线
短截线产生反射，同时也潜在增加波长可分的天线到电路的可能。虽然短截线长度可能不是任何在系统的已知信号的波长的四分之一整数，但是附带的辐射可能在短截线上产生共鸣。因此，避免在传送高频率和敏感的信号路径上使用短截线。
d)星型的信号排列
虽然星型排列适用于来自多个PCB印制电路版的地线连接，但它带有能产生多个短截线的信号路径。因此，应该被避免用星型排列于高速和敏感的信号上。
e)辐射型信号排列
辐射型信号排列通常有最短的路径，以及产生从源点到接收器的最小延迟, 但是这也能产生多个反射和辐射干扰，所以应该被避免用辐射型排列于高迅和敏感的 信号上。
f) 不变的路径宽度
信号路径的宽度从驱动到负载应该是常数。改变路径宽度对路径阻抗（电阻，电感，和电容）产生改变，从而，能产生反射和造成线路阻抗不平衡。所以最好保持路径的宽度不变。
g)洞和过孔密集
经过电源和地面位面的过孔的密集会在接近过孔的地方产生局部化的阻抗差异。 这个区域不仅成为信号活动的“热点”，而且供电面在这点是高阻，象射频电流一样低效。
h)切分孔隙
与洞和过孔密集相同，切分孔隙（即长洞或宽通道）在电源位面和地位面范围内产生不一致的区域，并且就象防护物一样减少他们的效力，也局部性地递增电源位面 和地位面的阻抗。
i) 接地金属化的模具
所有的金属化的模具应该被连接到地，否则，这些大的金属区域能充当辐射天线
j)最小化环面积
保持信号路径和它的地返回线紧靠在一起将有助于最小化地环，因而,避免潜在的天线环。对于高速单端信号，有时如果信号路径没有沿着低阻的地位面走，地线回路可能也必须沿着信号路径(如图27)。