【uvm】uvm agent

UVM agent 可以被认为是特定interface的验证组件工具包（package ），其中包括一个用于连接DUT的SystemVerilog interface以及一个组成整个agent 组件类的SystemVerilog package。

agent 类是一个容器类，包含driver、sequencer 和monitor。agent 类还具有一个analysis port，该端口连接到monitor上的analysis port。

Image

我们使用一个APB总线agent 展示它是如何封装、配置、构建和连接的。APB agent 使用一个名为apb_if的接口（apb_if.sv）。agent 的各种类模板文件一起收集在一个SystemVerilog package中（apb_agent_pkg.sv）。

package apb_agent_pkg;
import uvm_pkg::*;
`include "uvm_macros.svh"
`incl
版权声明：本文为weixin_39060517原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接和本声明。