一、基本二级同步结构
源时钟域同步一拍，目的时钟域同步两拍。
二、源时钟域打拍输出信号，与目的时钟域采样之间，是一根线。这根线延迟如果不约束set_max_delay，会存在风险。
举例，格雷码总线信号，多根线，因为线延迟不一致，导致在目的时钟域采样的时候，有可能存在多bit同时翻转的问题现象。导致读写指针，空满标志判断出错，功能出错。
相关图片，转载来自：《异步fifo_Gray Code异步FIFO的多种约束方式》https://blog.csdn.net/weixin_39950083/article/details/111586325
版权声明：本文为u011729865原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接和本声明。