SystemVerilog中随机数组生成

1）使用for循环或者foreach对数组中的每个元素进行初始化

2）unique{数组名称}：对数组内的元素去重

3）数组名称.sum() < 100：对数组求和，并要求和小于100。假如数组中元素最大是8bit的，那使用sum方法的和，一旦超过8bit，高bit位就被舍弃掉，所以，最好对数组中的每个元素进行数据类型转换，防止高位溢出

4）数组名称.sort()：对数组进行排序

// array constraint

class array_cons;
  
  rand bit[10:0] phone_type[];
  
  constraint c_array{
    phone_type.size()==7;
    
    //use foreach to constraint phone_type
    foreach(phone_type[i]){
      phone_type[i] inside {[0:6]}; // 在0-6中随机
      //phone_type[i] inside {0,6}; //每一个数据不是0就是6
    }
    
    unique{phone_type};
    //注意这里是大括号，小括号会报错。
    //增加完这句话之后，因为数组的size是7，我的随机范围也是0-6，一共七个数字，所以，随机出来的数组中的每个元素都是不一样的哦。
    
    phone_type.sum() with (int'(item)) < 100;
    //如果定的sum < （6*3+3）21的话，会随机冲突报错的。
    //注意 with 后面的数据类型转换哦，如果没有把每一个item转换为int，则最终的和一旦超过2的10次方-1的话，会被舍弃高位的。因为这个我把数据的位宽定义为了10位，数字比较大，不会写溢出，一旦修改为3bit的话，就会溢出咯。
  }
endclass
      
module test;
  initial begin
    
    array_cons ac;
    ac = new();
    ac.randomize();
    
    foreach(ac.phone_type[i]) begin
      $display("i is %d, value is %d",i,ac.phone_type[i]);
    end
  end
  

endmodule