相关概念

半加：只考虑两个加数本身，而没有考虑低位进位的加法运算。

半加器：实现半加运算的逻辑电路。

全加器：能进行被加数，加数和来自低位的进位信号相加，并根据求和结果给出该位的进位信号

串行进位：将低位的进位输出信号接到高位的进位输入端，任一位的加法运算必须在低一位的运算完成后进行。

加法运算

1. 半加器

（1）逻辑符号

• A,B：两个一位二进制加数。
• S：和数。
• C：进位数。

（2）真值表

2. 全加器

（1）逻辑符号

• A _i ：被加数。
• B _i ：加数。
• C _i ：低位进位数。
• S _i ：本位和数。
• C _i ：向高位进位数。

（2）真值表

3. 多位数加法器

多位数加法器只能由 全加器 构成

(1) 串行进位加法器

• 工作原理：第一个全加器根据A ₀ 、B ₀ 和CI中的进位信号，输出最低位和数S ₀ ，把进位信号输出给下一个的全加器，这个全加器根据拿到的进位信号和A、B的输入信号重复上述操作。

• 优点：电路结构简单。

• 缺点：运算速度慢。

(2) 并行（超前）进位加法器

• 工作原理，电路设计时就完成了进位信号的运算，多个全加器同时拿到进位信号和A、B输入信号，一起计算，一起输出。

• 优点：运算速度快。

• 缺点：电路结构复杂。

4. 集成4位超前进位加法器【74HC283】

（1）逻辑符号：

片的内部是并行进位的。

• A ₃ A ₂ A ₁ A ₀ ：四位二进制加数。
• B ₃ B ₂ B ₁ B ₀ ：四位二进制加数。
• S ₃ S ₂ S ₁ S ₀ ：和数。
• C _-1 ：低位来的给A ₀ 的进位信号。
• C ₀ ：A ₃ B ₃ 向高位的进位信号。

（2）位数拓展： （串联）8位二进制数加法器

两芯片之间是串行进位的。

减法运算

转换成补码的加法运算。